2D/3D Bump検査装置発売のお知らせ

サブストレート基板やフリップチップ基板のバンプ高さを高速・高精度に検査
2010.01.12

株式会社トプコン(本社:東京都板橋区、取締役社長:横倉 隆)は、最先端デバイスに使用されているサブストレート基板(※1)やフリップチップ基板(※2)のBump(※3)高さやサイズを高速かつ高精度に検査できる2D/3D Bump検査装置「SB-Z500」を開発し、1月から発売します。

当社は、半導体の前工程から後工程まで幅広い検査ニーズに対応する各種検査装置を提供していますが、これまでのチップ外観検査装置、ウェーハ表面検査装置に加え「SB-Z500」の開発により半導体パッケージング市場への商品展開を開始します。

本装置は、半導体パッケージング基板の表面を2Dと3Dで高速に検査することができ、後工程への不良流失の防止に貢献することができます。また、後工程の各製造ラインでの使用を想定し検査の汎用性を強化しています。例えば、Bump高さ・コプラナリティー(※4)の他、変形不良、有無(Missing)、ブリッジ、面積、体積、位置ズレ等に加え、ベース基板へのフラックスや半田ペースト塗布、リフロー後の検査、およびコイニングやパシベーションの検査、さらには表面実装部品の実装後の検査にも対応するなど高い汎用性を備えています。

当社ではすでに昨年12月よりウェーハBump 3D検査装置を発売いたしましたが、今回開発したパッケージング基板向け2D/3D Bump検査装置を加えることで、今後ますます複雑化・多様化する後工程を含めた外観検査の自動化ニーズに幅広い製品ラインナップで応えていきます。なお、本装置はワーク搬送がマニュアル方式となっておりますが、さらなる省力化のため全自動機の開発も進めてまいります。

【開発の背景】
電子デバイスへの高密度実装の高まりにともない、基板でも精密化・高機能化が進んでおり、ICチップの組み立ても従来のワイヤーボンディングに変わってBumpによる接続方式が増えています。ICのパッケージング工程では従来に増して精密な作業を要求され、さらに様々な検査が必要となっています。
当社はすでにBump検査を3Dで行える検査装置を開発、販売していますが、より汎用性の高い装置の開発要望にお応えし、3Dのみならず2D検査にも対応する検査装置の開発を行ってまいりました。

【特長】

  1. オールラウンドな2D+3Dマルチセンサを搭載
  2. 各種バンプ・パッドの高さ・位置・直径・体積を高精度に測定
  3. ハイ・スループットでインライン検査に対応
  4. 簡単なレシピ作成とイージーオペレーション
    ※対応基板:JEDECトレイ

【その他】
標準価格:SB-Z500   3,500万円〜(各種構成による)
販売開始:平成22年1月  
販売目標:年間20台

【用語解説】
※1 :サブストレート基板:上部にベア・チップを搭載し、下部に端子を備えるプリント基板
※2 :フリップチップ基板:ウェーハの配線層面の接続パッドにBumpをあらかじめ付けた基板
※3 :Bump(バンプ):数百ミクロン程度の外部接続用突起電極
※4 :コプラナリティー:パッケージ内にあるBump上面高さの最大値と最小値との差

検索

Search